더 커진 AI 반도체, ‘둥근 접시’의 한계에 부딪히다
2026년 3월 현재, AI 반도체의 크기는 괴물처럼 커지고 있습니다. 거대한 GPU 하나 주변에 8개에서 12개의 HBM(고대역폭메모리)을 바짝 붙여 포장(패키징)해야 합니다. 문제는 현재 이 포장 작업을 전담하는 TSMC의 CoWoS 기술이 직경 300mm의 ‘둥근 실리콘 웨이퍼’ 위에서 진행된다는 점입니다.
반도체가 커지다 보니, 이 둥근 원판 위에 올릴 수 있는 AI 칩의 개수가 기껏해야 한 자릿수로 뚝 떨어졌습니다. 공간이 부족해 병목 현상이 발생하고, 생산 단가는 천정부지로 치솟았습니다.
이 물리적 한계를 부수기 위해 삼성전자 천안캠퍼스가 꺼내 든 반격의 카드가 바로 웨이퍼(원)를 버리고 거대한 패널(사각형) 위에서 반도체를 포장하는 기술, ‘PLP(Panel Level Packaging)’입니다.
1부. 기술의 원리 (Tech Deep-Dive)
‘동그란 피자 도우’ vs ‘거대한 사각 오븐 팬’
이 혁신적인 제조 공법의 차이를 대표님의 탁월한 비유로 설명해 보겠습니다.
- 기존 WLP (웨이퍼 레벨 패키징, TSMC 방식): ‘동그란 피자 도우’ 위에 네모난 토핑(칩)을 올리는 것과 같습니다. 네모난 토핑을 둥근 가장자리에 맞추다 보면 필연적으로 삐져나가거나 남는 ‘자투리 공간(버려지는 테두리)’이 엄청나게 발생합니다.
- 혁신 PLP (패널 레벨 패키징, 삼성 방식): ‘거대한 사각형 식빵’ 혹은 ‘대형 사각 오븐 팬’ 위에 네모난 토핑을 올리는 것입니다. 모서리 끝부터 끝까지 빈틈없이 칩을 빽빽하게 채울 수 있어 버려지는 공간이 제로(0)에 가깝습니다. 게다가 사각 팬의 면적 자체도 둥근 도우보다 훨씬 넓습니다.
전문적 해설: 면적의 극대화와 레티클 한계(Reticle Limit) 극복
공학적으로 접근하면 PLP의 위력은 더욱 압도적입니다. 기존 300mm(12인치) 원형 웨이퍼의 면적은 약 70,000㎟입니다. 반면 삼성전자가 주도하는 사각형 패널(예: 600mm x 600mm)의 면적은 360,000㎟로, 웨이퍼 대비 무려 5배 이상 넓습니다.
특히 AI 반도체는 GPU와 HBM을 묶어주기 위해 밑바닥에 ‘실리콘 인터포저’라는 판을 깔아야 합니다. 칩이 많아질수록 이 인터포저도 거대해져야 하는데, 기존 반도체 노광 장비가 한 번에 찍어낼 수 있는 최대 면적(레티클 한계)을 이미 초과해 버렸습니다.
PLP는 실리콘 대신 유리(Glass)나 유기 기판 소재의 거대한 사각 패널을 사용하여, 인터포저의 크기 제한을 없애고 한 번에 수십 개의 거대 AI 가속기를 통째로 찍어내는 마법을 부립니다.
첨단 패키징 방식 비교 (2026년 기준)
| 구분 | WLP (웨이퍼 레벨 패키징) | PLP (패널 레벨 패키징) | 비고 |
| 기판 형태 | 직경 300mm 원형 웨이퍼 | 가로세로 600mm 이상 사각 패널 | 네모난 칩 배치에 최적화 |
| 면적 활용률 | 가장자리 버려짐 (약 85% 활용) | 빈틈없이 배치 (95% 이상 활용) | 자투리 손실 최소화 |
| 생산 효율성 | 한 번에 소량 생산 | 한 번에 대량 생산 (웨이퍼 대비 5배 이상) | 규모의 경제 실현 |
| 주요 적용 대상 | 기존 모바일 AP, 초기 AI 칩 | 초거대 AI 가속기, HBM4 통합 패키지 | 차세대 폼팩터 필수 기술 |
2부. 돈이 되는 이유 (The Economics)
“버려지는 공간이 없다”는 말은, 제조 기업의 재무제표에서 원가를 혁명적으로 낮춘다는 뜻입니다.
1. 규모의 경제를 통한 패키징 단가 파괴
반도체 패키징 공정은 기판을 한 번 기계에 넣고 돌릴 때마다 비용이 발생합니다. 사각 패널을 사용하면 기계를 한 번 돌릴 때 둥근 웨이퍼보다 훨씬 더 많은 칩을 완성해 낼 수 있습니다.
업계 분석에 따르면, 수율이 안정화된 PLP 공정은 기존 웨이퍼 방식 대비 패키징 생산 비용을 최대 20~30%까지 절감할 수 있습니다. 엔비디아 입장에서는 동일한 성능의 칩을 훨씬 저렴하고 빠르게 공급받을 수 있는 강력한 무기가 생기는 셈입니다.
2. TSMC 독점 체제의 균열 (Bargaining Power)
현재 빅테크 기업들은 TSMC의 높은 패키징 단가와 긴 대기 시간(Lead time)에 볼멘소리를 내고 있습니다. 삼성전자가 천안에서 PLP 라인의 대량 양산 능력을 증명한다면, 엔비디아와 AMD는 TSMC에 집중된 공급망 리스크를 분산시킬 수 있습니다. 이는 고객사의 협상력을 높여주며, 자연스럽게 삼성전자로의 대규모 낙수 효과(수주)로 이어집니다.
3부. 밸류체인 및 수혜 기업 (Key Players)
PLP라는 새로운 생태계가 열리면, 기존 웨이퍼용 장비를 만들던 기업들도 사각 패널용 장비로 체질 개선을 이뤄내야 합니다.
- 삼성전자 : 2010년대 후반 삼성전기에서 PLP 사업을 인수한 이후 묵묵히 칼을 갈아왔습니다. 천안캠퍼스는 ‘메모리(HBM) + 사각 기판 패키징(PLP) + 턴키 설계’를 한곳에서 끝낼 수 있는 전 세계 유일의 병참 기지가 되었습니다.
- 네패스 : 국내에서 삼성전자와 더불어 패널 레벨 패키징(PLP) 양산 기술과 인프라를 선도적으로 구축해 온 대표적인 후공정(OSAT) 기업입니다. 대형 사각 패널을 다루는 노하우가 시장에서 재평가받고 있습니다.
- 이오테크닉스 등 레이저 장비사: 거대한 사각 패널을 미세한 오차 없이 절단(Dicing)하거나 구멍을 뚫는 작업에는 고도의 정밀 레이저 장비가 필수적입니다. 패널 면적이 커질수록 정밀 가공 장비의 수요는 급증합니다.
4부. Next 10 Tech’s Insight (투자 전략)
진입 장벽 (Moat): ‘워피지(Warpage, 휨 현상)’와의 전쟁
피자 도우가 크고 얇을수록 오븐에 구울 때 가장자리가 쉽게 구부러집니다. 반도체 패널도 마찬가지입니다. 가로세로 600mm가 넘는 거대한 사각 기판 위에 열을 가해 수많은 칩을 붙이다 보면, 기판이 뒤틀리거나 휘어버리는 ‘워피지(Warpage)’ 현상이 발생합니다.
기판이 1 마이크로미터라도 휘면 그 위에 올라간 수만 개의 회로가 모두 끊어집니다. 이 거대한 사각 패널을 휘지 않게 평평하게 유지하며 불량률을 통제하는 ‘소재 배합 기술’과 ‘열 제어 공정’이 후발 주자가 넘을 수 없는 가장 거대한 진입 장벽입니다.
결론 (Conclusion)
2026년, 반도체 산업의 권력은 둥근 웨이퍼에서 네모난 패널로 이동하고 있습니다. AI 지능의 크기가 커질수록, 그것을 담아낼 그릇도 형태를 바꿔야 합니다. 엔비디아와 메타가 삼성 천안으로 달려간 진짜 이유는, 버려지는 공간 없이 혁신적인 효율을 뽑아내는 PLP라는 ‘제조 효율의 정점’을 확인하기 위해서입니다.
피자 도우의 한계를 부수고 사각 팬으로 옮겨간 첨단 패키징 혁명, 그 위에서 가장 큰 조각을 차지할 기업에 당신의 포트폴리오를 세팅하십시오.